製品・技術
半導体静電破壊試験(ESD試験)
半導体や電子部品が静電気による電気ストレスを受けた場合の破壊耐量を
評価します。
試験方法
試験方法
静電気の発生モデルにより、以下の3種類の方法があります。
人体モデル(HBM法:Human Body Model)
| 目的 |
デバイスに対して人体から静電気が放電された場合を模擬した試験 |
| 試験条件例 | C=100pF、R=1.5KΩ、1回印加(C：コンデンサ容量、R：抵抗) |
| 参考規格例 | EIAJ、JEDEC |
| 対応範囲 |
PIN数：1～512pin、電圧：±10～±8000V |
マシンモデル(MM法:Machine Model)
| 目的 |
デバイスに対して機械から静電気が放電された場合を模擬した試験 |
| 試験条件例 | C=200pF、R=0Ω、1回印加(C：コンデンサ容量、R：抵抗) |
| 参考規格例 | JEITA、JEDEC |
| 対応範囲 |
PIN数：1～512pin、電圧：±10～±4000V |
デバイス帯電モデル(CDM法:Charged Device Model)
| 目的 |
デバイス自身が帯電して静電気が放電された場合を模擬した試験 |
| 試験条件例 | 1回印加 |
| 参考規格例 | JEITA、JEDEC |
| 対応範囲 |
PIN数：1～1024pin、電圧：±10～±4000V |
装置外観
MM/HBM法 試験機 専用基板（製作可能）
CDM法 試験機
【このページの関連ページ】
- 新着ページ
-
- 無機主成分分析(非破壊) (2023年05月24日)
- 回路修正 (2023年05月22日)
- SAT (2023年05月19日)
- IC開封 (2023年05月18日)
- SEM観察 (2023年05月17日)
