【Live配信 or アーカイブ配信】3次元積層チップのテスト技術とテスト容易化設計

＜セミナー　No.510407＞

3次元積層チップのテスト技術と

テスト容易化設計

★3D ICチップの製造・実装時に発生する欠陥や故障事例とその検出手法

　複雑化するチップ構造に対応する“高信頼性で高効率なテスト技術”

------------------------------------------------------------------------------------------------

■講師

徳島大学　大学院社会産業理工学研究部　教授　四柳 浩之 氏

■聴講料

１名につき４９，５００円（消費税込・資料付き）

１社２名以上同時申込の場合１名につき４４，０００円（税込）

大学、公的機関、医療機関の方には割引制度があります。詳しくはお問い合わせください。

■セミナーの受講について
・下記リンクから視聴環境を確認の上、お申し込みください。
　→ https://zoom.us/test
・開催数日前または配信開始日までに視聴用のURLとパスワードをメールにてご連絡申し上げます。
　セミナー開催日時またはアーカイブ配信開始日に、視聴サイトにログインしていただきご視聴ください。
・出席確認のため、視聴サイトへのログインの際にお名前、ご所属、メールアドレスをご入力ください。
　ご入力いただいた情報は他の受講者には表示されません。
・開催前日または配信開始日までに、製本したセミナー資料をお申込み時にお知らせいただいた住所へお送りいたします。
　お申込みが直前の場合には、開催日または配信開始日までに資料の到着が間に合わないことがあります。
・本講座で使用される資料や配信動画は著作物であり、録音・録画・複写・転載・配布・上映・販売等を禁止いたします。
・本講座はお申し込みいただいた方のみ受講いただけます。
　複数端末から同時に視聴することや複数人での視聴は禁止いたします。
・アーカイブ配信セミナーの視聴期間は延長しませんので、視聴期間内にご視聴ください。

プログラムあああああああああああああああああああああああああああああああああああああ

【本セミナーで学べること】

・３次元積層チップの構造と利点について

・ICチップの製造時，実装時に発生する欠陥とそのテスト技術について

・ICチップのテスト容易化設計(DFT)の必要性と各種DFT技術について

・3次元積層チップに固有のテスト技術・DFT技術について

【講座概要】

微細化に加えて新たな高集積化技術として複数ICチップを重ねて実装する３次元積層チップが注目されている。３次元積層チップの製造では従来のICチップ単体のテストに加えて，接続に用いるシリコン貫通ビア(TSV)のテストや積層チップ間の接続テストなど複雑なテスト工程が必要となる。また，テストの高信頼化・効率化のためのテスト容易化設計が必須である。本講座では，３次元積層チップのテストに用いられるテスト技術やテスト容易化設計技術について解説する。

１．３次元積層チップの概要

　1.1 なぜICチップを積層するか

　1.2 3D, 2.5D, チップレット実装

　1.3 チップ間の接続：シリコン貫通ビア(TSV), マイクロバンプ, インターポーザ

　1.4 チップの積層工程

２．３次元積層チップのテスト技術

　2.1 ICチップのテストとは

　2.2 欠陥と故障モデル

　2.3 ICチップ内部およびICチップ間接続のテスト技術

　2.4 チップ積層時のテスト工程

３．３次元積層チップのテスト容易化設計

　3.1 テスト容易とは

　3.2 代表的なテスト容易化設計(DFT)

　　3.2.1 スキャン設計

　　3.2.2 バウンダリスキャン

　　3.2.3 BIST

　　3.2.4 テストポイント挿入

　　3.3 ３次元積層チップ向けのテスト容易化設計

　3.4 高信頼化へ向けてのテスト容易化設計

４．まとめ

セミナーの詳細についてはお気軽にお問い合わせください。

２名以上同時にお申込される場合、２人目以降の方の情報は【弊社への連絡事項がございましたら、こちらにお書きください】欄にご入力をお願いいたします。