8/2 先端パッケージにおける 実装技術・実装材料・冷却技術の最新動向と ハイブリット接合技術

東京大学　システムデザイン研究センター(d.lab)　特任研究員　博士(工学)　川野 連也　氏

専門：高密度半導体実装技術、三次元実装技術
1989年3月 大阪大学大学院工学研究科修士課程修了、2008年9月 東京工業大学大学院総合理工学研究科博士後期課程修了。1989年 日本電気株式会社に入社。裏面照射型赤外線イメージセンサ、Cu/Low-k配線、積層DRAM、FOWLP等の先端実装の研究開発に従事。NECエレクトロニクス、ルネサスエレクトロニクスを経て、2011年 EV Group Japanに入社。技術部門長として接合技術等のソリューション提供を統括。2015年シンガポール国立研究所のIMEにシニアサイエンティストとして着任。FOWLP、ハイブリッドボンディングなどの国際連携コンソーシアムをプロジェクトリーダーとして遂行。2022年1月より東京大学に着任、三次元実装技術、先端実装材料の研究を担当、現在に至る。

研究室のホームページ： http://www.dlab.t.u-tokyo.ac.jp/

　半導体回路の微細化は数十年に渡り、半導体デバイスの高集積化、低消費電力化、低コスト化を同時にもたらしてきたが、このような従来のスケーリングには限界が来ている。特に先端デバイスの設計コストが1製品100億円を超えたり、本来のトランジスタ性能を活かすことができず放熱でシステム性能が決められる時代が来ている。このような状況にあっても、実装におけるスケーリングの余地はまだまだ大きい。特に異なるプロセスや既存チップを組み合わせるチップレットの広がりによって、高密度実装への期待は拡大し、実装への要求内容も急速に変化している。
　本講座ではこのような高密度実装技術を俯瞰し、さらなる高性能・多機能を実現する実装技術、実装材料技術および冷却技術について、世界最大の実装学会であるECTC2024などの最新情報も交えながら解説を行う。

 １．はじめに －高密度実装の必要性－
　1.1 パッケージ配線スケーリングと配線ギャップ
　1.2 先端パッケージの変遷
　1.3 各種高密度パッケージの優劣比較
　1.4 配線密度向上およびパッケージ大型化の技術トレンド
　1.5 チップレット解説
　1.6 設計・デバイス・プロセス・実装の全体最適化（DTCO/STCO）

２．高密度実装技術のアプリケーション
　2.1 2nmテクノロジーノード以降のデイバス構造およびパッケージ構造の変化
　2.2 高密度実装を要求するロジックアプリケーションとその要求仕様
　2.3 高密度実装を要求するメモリアプリケーションとその要求仕様
　2.4 高密度実装を要求するイメージセンサアプリケーションとその要求仕様

３．2.5D/3D異種機能集積（チップレット）を実現するパッケージ形態とベンチマーク
　3.1 Siインターポーザーを用いた2.5D/3D集積技術
　3.2 Siブリッジを用いた2.xD/3D集積技術
　3.3 高密度配線基板を用いた2.xD/3D集積技術
　3.4 光電融合を実現する2.xD/3D集積技術

４．高密度実装のカギとなるハイブリッド接合技術およびそのプロセス課題
　4.1 ハイブリッド接合のメカニズム
　4.2 ウェハレベルハイブリッド接合のプロセスフローと課題
　4.3 ハイブリッド接合に必要な検査工程
　4.4 チップレベルハイブリッド接合のプロセスフローとその課題
　4.5 高歩留まりハイブリッド接合を実現するためのプロセス技術

５．高密度実装に要求される材料技術
　5.1 放熱効率を支配する熱界面材料（TIM）
　5.2 狭ピッチバンプ接続のカギとなるアンダーフィル材料
　5.3 高速信号伝送、低反りを実現する層間絶縁膜材料・基板材料
　5.4 低温ハイブリッド接合を実現する銅めっき技術

６．最先端実装に要求される冷却技術
　6.1 半導体パッケージの冷却技術概説
　6.2 スーパーコンピューター富岳に使われる冷却技術
　6.3 シリコンチップを直接冷却するオンチップ冷却技術
　6.4 システム全体を冷却液に浸す液浸冷却技術
　6.5 チップの内部に冷却液を入れて放熱するマイクロ流体冷却技術

　□　質疑応答　□

※詳細・お申込みは上記

「お申し込みはこちらから」（遷移先WEBサイト）よりご確認ください。