6/17 半導体CMP技術の基礎と 先端パッケージ向け工程・スラリー材料の技術動向

 (株)レゾナック　研磨材料開発部　上級研究員　山口 侑二 氏

【略歴】
2012年  

京都大学大学院工学研究科 物質エネルギー化学専攻 修士修了
同年　大日本スクリーン製造(株)（現 SCREENセミコンダクターソリューションズ(株)）入社
　　　ウェハ洗浄/Wet Etch装置のプロセス開発業務に従事
 2020年  

日立化成(株)（現 (株)レゾナック）入社
研磨材料開発部にてCMPスラリー開発に従事
ハイブリッドボンディング前バリアメタル研磨スラリ開発を担当
 
【専門】
300mmウェハ洗浄・Wet Etch・乾燥プロセス／メタルCMP／電気化学

 　CMP（Chemical Mechanical Planarization、化学機械研磨）は、半導体デバイス製造における不可欠なキープロセスとして、その登場から30年以上が経過した。当初は特殊工程と見なされていたCMPであるが、現在ではFEoL（Front End of Line）、BEoL（Back End of Line）の各工程において重要な役割を担い、さらには3Dインテグレーションなど次世代パッケージ技術にも応用が広がっている。

　本講演では、半導体デバイス製造におけるCMP工程の概要から、FEoLおよびBEoLにおけるCMP工程の特徴、それに使用されるスラリー材料の詳細を解説する。また新たな応用である3DインテグレーションにおけるCMPの役割と技術を紹介し、半導体の高性能化・高集積化を支えるCMP技術の全体像を解説する。

１．半導体デバイスとCMPプロセス
　　1.1 半導体デバイスとCMP
　　1.2 CMPの概要

２．FEoLにおけるCMP
　　2.1 FEoL CMPの概要・分類
　　2.2 FEoL CMPにおける要求特性
　　2.3 FEoL CMPにおけるスラリの詳細(1)
　　2.4 FEoL CMPにおけるスラリの詳細(2)
　　2.5 FEoL CMPにおける技術トレンド

３．BEoLにおけるCMP
　　3.1 BEoL CMPの概要・分類
　　3.2 Cu CMPにおける要求特性
　　3.3 Cu CMPにおけるスラリの詳細
　　3.4 BEoL CMPと電気化学
　　3.5 W CMPにおける要求特性
　　3.6 W CMPにおけるスラリの詳細

４．CMPの応用
　　4.1 近年の3Dインテグレーションの概要
　　4.2 3DインテグレーションにおけるCMP

□ 質疑応答 □

※詳細・お申込みは上記

「お申し込みはこちらから」（遷移先WEBサイト）よりご確認ください。