| イベント名 | 三次元集積化プロセスの基礎と先進半導体パッケージの最新動向 |
|---|---|
| 開催期間 |
2026年10月08日（木）
～ 2026年10月29日（木）
【ライブ受講（アーカイブ配信付）】 2026年10月8日（木） 10:30～16:30 【アーカイブ受講】 2026年10月29日（木）まで受付 （配信期間：10/29～11/12） ※講義の録画・録音・撮影はご遠慮ください。 ※開催日の概ね1週間前を目安に、最少催行人数に達していない場合、セミナーを中止することがございます。 ■配布資料 PDFデータ(印刷可・編集不可) ※開催2日前を目安に、主催会社様HPのS&T会員マイページよりダウンロード可となります。 ※アーカイブ配信受講の場合は、配信開始日からダウンロード可となります。 |
| 会場名 | 【Zoomによるライブ配信セミナー】アーカイブ(見逃し)配信付き |
| 会場の住所 | オンライン |
| お申し込み期限日 | 2026年10月29日（木）10時 |
| お申し込み受付人数 | 30 名様 |
| お申し込み |
|
三次元集積化プロセスの基礎と先進半導体パッケージの最新動向
先進パッケージ開発の経緯を整理
三次元集積化プロセス、Fan-Out型パッケージの基礎を再訪
今後の開発動向と市場動向も解説
受講料（税込）：55,000円
＼お得な割引キャンペーン実施中！／
詳細・お申し込みは「お申し込みはこちらから」よりご確認ください。
【オンライン配信】
ライブ配信 ►受講方法・接続確認（申込み前に必ずご確認ください）
アーカイブ配信 ►受講方法・視聴環境確認（申込み前に必ずご確認ください）
セミナー視聴はマイページから
お申し込み後、マイページの「セミナー資料ダウンロード／映像視聴ページ」に
お申込み済みのセミナー一覧が表示されますので、該当セミナーをクリックしてください。
（アーカイブ配信は、配信日に表示されます。）
講師
神奈川工科大学 工学部 電気電子情報工学科・非常勤講師 江澤 弘和 氏
[プロフィール]
1985年(株)東芝入社。Siウエーハの高品質化業務を経て、CMOSデバイスのメタライゼーションプロセス開発を中心に、メモリ、ロジックの微細化、量産技術、歩留り向上、品質事故対策、協業企業への技術移管、企業間共同開発に従事。2000年以降、ロジックデバイスのLow-k CPI低減開発と並行して、Micro-Bump、RDL、TSV､FOWLPを中心に“中間領域技術”の開拓を主導。微細化だけでは得られない半導体製品の付加価値創出を推進。2017年東芝メモリ(株)(現キオクシア)へ転籍。2018年から神奈川工科大学非常勤講師を兼務。2019年定年退職。2020年から伴走コンサルティング事業（ezCoworks）を運営。
セミナー趣旨
最近のAgentic AIの進展により、GPUが推論、CPUが計画・実行を担う新たな役割分担が生まれ、CPU 側の処理負荷が再び高まっています。 GPU–CPU間の往復処理が増える中で、一定の低Latencyを許容すれば、中間データの大量保持に適したNANDフラッシュメモリの需要がAI分野で掘り起こされつつあります。 GPUのHBM(High Bandwidth Memory)依存は変わらず、CPU側でもHBM利用が拡大しつつあり、将来的には Humanoid Roboticsを含むPhysical AIにおいてもHBM搭載が不可欠となれば、メモリの供給がAI市場を支配する構図は長期化する可能性が高くなります。
最近のパッケージ関連の主要カンファレンスではデータセンターの電力消費抑制が重要課題となり、Co-Packaged Opticsや冷却構造などパッケージレベルの課題が集中的に議論される場面が増えています。 また、先端、非先端デバイスのMix & MatchによるSoC(System-on-a-Chip)開発の効率化に活路を見出すチップレットインテグレーションは民生機器から車載、メディカル、社会インフラに至る多様な市場でイノベーション創出への寄与が期待されており、商流の早期確立が求められています。 こうした状況を踏まえ、本セミナーは三次元集積化プロセスやFan-Out型モールドパッケージの基礎を再整理し、今後の先進半導体パッケージの動向を俯瞰する“中間領域の視座”を参加者の皆様と共有したいと考えています。
セミナー講演内容
１．半導体市場概況
1.1 Current Topics（注目記事から）
1.2 最近の先進半導体デバイスパッケージ
２．中間領域技術の進展による価値創出
2.1 “後工程”プロセスの高品位化
2.2 デバイスレベル性能向上とシステムレベル性能向上
2.3 チップ冷却システム事例
３．三次元集積化プロセスの基礎
3.1 ロジックとメモリのチップ積層SoC (RDL、Micro-bumping、Mass reflow積層導入の原点)
3.2 Via middle、Backside ViaのTSVプロセス選択（CIS、HBMからBSPDNへ)
3.3 Wafer Level Hybrid Bonding (CIS、NANDメモリのデバイス性能向上)
3.4 CoW(D2W) Hybrid Bonding（SRAM増強、異種チップ積層）の課題
3.5 Si/OrganicインタポーザーからSiブリッジによるモールドインタポーザへ（レティクルサイズ制約の解放）
3.6 RDL微細化、多層化（ダマシンプロセス導入の要否）
４．Fan-Out(FO)型パッケージの基礎
4.1 FOプロセス選択肢の拡張
4.2 封止材料起因の課題
4.3 Through Mold Interconnect形成による三次元FOパッケージ
4.4 メモリ、パワーデバイスへ浸透するFOパッケージ
５．Panel Level Process/Package (PLP)の高品位化
5.1 モールド樹脂基板の反り低減の課題
5.2 マスクレス露光によるインテグレーション規模拡大
６．今後の開発動向と市場動向
6.1 “ガラス基板プロセス”の課題整理
6.2 Co-Packaged Opticsの課題とPIC変調素子材料の話題(TFLN、BTO他）
6.3 AI市場を支配するメモリの動向（LPW、HBF、HBS）
□ 質疑応答 □
※詳細・お申込みは上記
「お申し込みはこちらから」（遷移先WEBサイト）よりご確認ください。
※満席・日程終了などで参加が難しい場合は、下記「お問い合わせ」ボタンより再開催のリクエストを承っております
- サイト内検索
- ページカテゴリ一覧
- 新着ページ
-
- 10/9 《生成AIの活用による知財業務の効率化と高度化》プロンプト・AI関数・AIエージェントの3スキルで進める特許出願実務と特許データ分析 (2026年09月03日)
- 10/8 三次元集積化プロセスの基礎と先進半導体パッケージの最新動向 (2026年09月03日)
- 10/9 粉体装置・設備トラブルの原因と予防・対策 (2026年09月03日)
- 10/7 研究開発テーマの評価と意思決定―Go/Stop判断・優先順位付けのための考え方と進め方― (2026年09月03日)
- 10/8 クリーンルーム 清浄度維持の勘どころ (2026年09月03日)
- 10/2 ＡＬＤ（原子層堆積法）の基礎とプロセス最適化および最新技術動向 (2026年09月02日)
- 10/7 化粧品の微生物学的品質保証の実務と微生物試験・評価の勘所 (2026年09月02日)
- 10/2 導電性高分子の基礎と高導電化・高機能化技術および最新技術動向 (2026年09月02日)
- 9/30 製造販売後ＤＢ調査における研究デザイン・疫学手法とRWDデータ活用・科学的根拠 (2026年09月02日)
- 9/30 レオロジーを特許・権利化するための基礎科学、測定技術、出願戦略 (2026年09月02日)
