11/25 DX/AI時代のエレクトロニクス・半導体実装技術 最新パッケージ技術とチップレット集積の課題と展望

NEP Tech. S&S, ニシダエレクトロニクス実装技術支援　代表　西田 秀行　氏

専門：半導体実装技術，Packaging, Interconnection, Soldering

 　第１部では、DX時代、AI技術の採用が加速する中、高速・大容量通信と低遅延が求められる実装技術に焦点を当て、その現状と課題を探る。実装技術の変遷，5G~6G/DX時代に求められるコアテクノロジー、FOWLPや2.xD、CoWoSなど、今注目されているパッケージング技術を、事例を紹介しながら解説する。

　第2部では、飛躍的に増大するテータ・情報量に対応すべく、HPC（High Performance　Computing）やAI対応のソリューションとして注目を集めている、Multi-Die Solution/Chip-letに焦点を当て、その現状と課題を探る。半導体の微細化/ムーア則の限界が議論される現在、Chip-let集積への期待が高まっている。System Integrationの本命はSoC(ワンチップ化)か、Multi-Dieか、Silicon-Dieの分割/小形化、Chip-letの採用で期待される効果などを解説し、事例を紹介しながら課題について考察する。
　
Out-Come；
我が国（日本）の半導体産業の復活の兆しが見え始めた。現在も残されている日本の強みである装置産業や材料技術のこれからの躍進が期待されている。半導体製造においても、海外からの誘致や日の丸半導体の復活など、今後の動向から目を離すことができない。そのような状況の中で、現在の日本においては、Global (世界的)な視野での現状把握が望まれる。これからの半導体/電子デバイスに何が求められるか？　半導体実装技術および関連技術の現状を認識し、課題解決のためのSolutionの提案として、日本の強みである材料や装置で何ができるか、を考えるための情報を共有する。
現在の最先端の取り組みを認識し、『５年度、10年後には何が求められるか、』について共に考えてみたい。

※詳細・お申込みは上記

「お申し込みはこちらから」（遷移先WEBサイト）よりご確認ください。