9/26 先進半導体パッケージの技術動向と 三次元集積化プロセス開発の道程

 神奈川工科大学 工学部 電気電子情報工学科・非常勤講師　江澤 弘和 氏

 　14億人の人口を背景とする中国のAI産業市場の規模は2030年までに1兆元（約21兆円）に成長し(Record China)、AIチップ市場は今後数年で500億米ドル(約７兆円)に達することが見込まれています(Bloomberg)。HBM容量の増大によるシステムレベル性能向上の要求が続くメモリ支配のAI市場成長を維持するために、巨大資本が支える先進パッケージの開発と供給能力の増強が関心を集めています。また、先端、非先端デバイスのMix & MatchによるSoC開発の効率化に活路を見出すチップレットインテグレーションは民生機器から車載、メディカル、社会インフラ用途に至る多様な市場でイノベーション創出への寄与が期待されており、商流の早期確立が求められています。一方、最近の性急な市場の期待と開発進展の現実との乖離が目立つ技術分野も散見され、対処療法的な技術がパッケージ技術開発への信頼を損なうことを危惧する声が一部の識者から聞こえています。

　本セミナーでは、これらの現状認識に基づき、これまでの先進パッケージ開発の経緯を整理し、半導体デバイスチップの三次元集積化プロセス、Fan-Out型パッケージの基礎を再訪しながら、今後の開発動向と市場動向を展望します。

１．半導体パッケージの役割の変化
　1.1 デバイスチップ性能向上とシステムレベル性能向上
　1.2 中間領域プロセス技術の進展による価値創出
　1.3 CoWoS, SoW-XとWafer Scale Integration
　1.4 チップレットインテグレーション市場の開拓
 
２．三次元集積化プロセスの基礎
　2.1 ロジックとメモリのチップ積層SoCデバイス (RDL, Micro-bumping, Mass reflow積層の導入)
　2.2 TSVプロセス (CISカメラモジュール, メモリチップ積層からBSPDNへ拡張)
　2.3 Hybrid-Bonding (Wafer level/Chip on Wafer bonding, Polymer bonding)
　2.4 Si/有機インタポーザー, Siブリッジ (インテグレーション規模の拡大)
　2.5 RDL微細化と多層化（SAPからダマシンプロセスの導入へ）
 
３．Fan-Out(FO)型パッケージの基礎
　3.1 市場浸透の現状
　3.2 FOプロセスの留意点
　3.3 モールド樹脂材料の選択
　3.4 3D FOインテグレーション（TMIプロセス選択肢の拡大)
 
４．Panel Level Process(PLP)高品位化
　4.1 モールド樹脂起因の基板反り問題
　4.2 マスクレス露光によるレティクルサイズ制約からの解放
　4.3 PLP装置開発
 
５．最近の話題と課題
　5.1 どうするGlassインタポ－ザ/基板, どうなるCo-Packaged Optics
　5.2 HBM支配構造は続くのか?
　5.3 今後の市場動向を見る視点
 
６．Q&A

※詳細・お申込みは上記

「お申し込みはこちらから」（遷移先WEBサイト）よりご確認ください。