■１日目■ 2025年11月25日(火) 13:00～16:30
DX/AI時代のエレクトロニクス・半導体実装技術最新パッケージ技術とチップレット集積の課題と展望
＜セミナー講師＞
NEP Tech. S&S, ニシダエレクトロニクス実装技術支援 代表 西田 秀行 氏
＜趣旨＞
第１部では、DX時代、AI技術の採用が加速する中、高速・大容量通信と低遅延が求められる実装技術に焦点を当て、その現状と課題を探る。実装技術の変遷，5G~6G/DX時代に求められるコアテクノロジー、FOWLPや2.xD、CoWoSなど、今注目されているパッケージング技術を、事例を紹介しながら解説する。
第2部では、飛躍的に増大するテータ・情報量に対応すべく、HPC（High Performance Computing）やAI対応のソリューションとして注目を集めている、Multi-Die Solution/Chip-letに焦点を当て、その現状と課題を探る。半導体の微細化/ムーア則の限界が議論される現在、Chip-let集積への期待が高まっている。System Integrationの本命はSoC(ワンチップ化)か、Multi-Dieか、Silicon-Dieの分割/小形化、Chip-letの採用で期待される効果などを解説し、事例を紹介しながら課題について考察する。
＜プログラム＞
第１部：DX時代対応実装技術の現状と課題
1. 背景
(1) DX時代の到来とAIの普及
(2) ムーアの法則は継続できるのか
2. エレクトロニクス業界の現状
(1) 実装技術の変遷と現状
(2) System Integrationとは
(3) 業界の現状、水平分業化の加速
3. 新しい実装技術の潮流、現状と課題
(1) Fan-Out Package
(2) Embedded Technology
(3) 2.1/2.3/2.5/3D Package
(4) DX/AIが求める実装技術
第２部：『チップレット』の現状と課題
1. 背景
(1) ムーアの法則の現状
(2) ５Gとデータ爆発
2. SoC（ワンチップ化）かChip-let(マルチダイ)か
(1) SoCとは
(2) Chip-letとは
(3) ダイの小形化とチップレットの効果
3. 事例にみるマルチダイ・ソリューションの現状
(1) AMD/TSMC
(2) Apple. IBM/TSMC
(3) nVIDIA/TSMC
(4) Others （Huawei，Samsung/Baidu，Fujitsu, ）
4. チップレットの課題
(1) どのように付けるか（Inter-connection）
(2) どのように繋ぐか（Wiring/Net-working）
(3) 実用・量産（アッセンブリなど）のための課題は
□質疑応答□
■２日目■ 2025年11月26日(水) 13:00～16:30
半導体後工程・パッケージング技術の基礎、各製造プロセス技術と今後のトレンド
＜セミナー講師＞
蛭牟田技術士事務所 代表 蛭牟田 要介 氏
＜趣旨＞
半導体業界はコロナ禍による半導体不足が発端となって、それまでは単なる部品だったものが、経済の安全保障のキーパーツの一つになりました。半導体の先端テクノロジは2ナノメートルと更に微細化とトランジスタ構造変化によりこれまでとは別次元を目指しています。しかし、多くの半導体は最先端のテクノロジを必要としていないものもあります。最先端のデバイスではトータル性能をより向上させるために機能別に色々なチップを集めて実装するチップレットの技術開発を進めている状況です。
本セミナーでは半導体後工程の基礎・基本的なパッケージングの各プロセスの技術と開発当時の失敗や苦労、得られた代表的な知見などを講師の経験も踏まえて解説します。
＜得られる知識・技術＞
・半導体パッケージに対する基礎的な理解
・半導体製造プロセスの概要（主にパッケージングプロセス）
・半導体パッケージング技術・封止技術とその実際
・評価技術、解析技術の実際
・2.xD/3Dパッケージングとチップレットについて
＜プログラム＞
１．半導体パッケージの基礎 ～パッケージの進化・発展経緯～
1.1 始まりはSIPとDIP、プリント板の技術進化に伴いパッケージ形態が多様化
1.2 THD（スルーホールデバイス）とSMD（表面実装デバイス）
1.3 セラミックスパッケージとプラスチック（リードフレーム）パッケージとプリント基板パッケージ
２．パッケージングプロセス（代表例）
2.1 セラミックスパッケージのパッケージングプロセス
2.2 プラスチック（リードフレーム）パッケージのパッケージングプロセス
2.3 プリント基板パッケージのパッケージングプロセス
３．各製造工程（プロセス）の技術とキーポイント
3.1 前工程
3.1.1 BG（バックグラインド）とダイシング
3.1.2 DB（ダイボンド）
3.1.3 WB（ワイヤーボンド）
3.2 封止・モールド工程
3.2.1 SL（封止：セラミックパッケージの場合）
3.2.2 モールド
3.3 後工程
3.3.1 外装メッキ
3.3.2 切断整形
3.3.3 ボール付け
3.3.4 シンギュレーション
3.3.5 捺印
3.4 バンプ・FC（フリップチップ）パッケージの工程
3.4.1 再配線・ウェーハバンプ
3.4.2 FC（フリップチップ）
3.4.3 UF（アンダーフィル）
3.5 試験工程とそのキーポイント
3.5.1 代表的な試験工程
3.5.2 BI（バーンイン）工程
3.5.3 外観検査（リードスキャン）工程
3.6 梱包工程とそのキーポイント
3.6.1 ベーキング
3.6.2 トレイ梱包・テーピング梱包
４．過去に経験した不具合
4.1 チップクラック
4.2 ワイヤー断線
4.3 パッケージが膨れる・割れる
4.4 実装後、パッケージが剥がれる
4.5 BGAのボールが落ちる・破断する
５．試作・開発時の評価、解析手法の例
5.1 とにかく破壊試験と強度確認
5.2 MSL（吸湿・リフロー試験）
5.3 機械的試験と温度サイクル試験
5.4 SAT（超音波探傷）、XRAY（CT)、シャドウモアレ
5.5 開封、研磨、そして観察
5.6 ガイドラインはJEITAとJEDEC
６．RoHS、グリーン対応
6.1 鉛フリー対応
6.2 樹脂の難燃材改良
6.3 PFAS/PFOAフリーが次の課題
７．今後の2.xD/3Dパッケージとチップレット技術
7.1 2.xDパッケージ・3Dパッケージ
7.2 ハイブリッドボンディング
7.3 製造のキーはチップとインターポーザー間接合とTSV
7.4 基板とインターポーザーの進化が未来を決める
８．その他、補足
□ 質疑応答 □
■３日目■ 2025年11月28日(金) 10:30～16:30
半導体パッケージ技術の進化とそれを支える要素技術
＜セミナー講師＞
株式会社ISTL 代表取締役社長 博士（工学） 礒部 晶 氏
＜趣旨＞
AI、IoT、5G時代の到来により、電子デバイスとそのパッケージング技術には様々な革新が求められています。求められるデバイスは必ずしも「先端品」と一括りにされるものではなく、用途別に求められるパッケージング技術も異なってきます。
本セミナーでは、電子デバイスの基礎、パッケージング技術の基礎から学び、現在および将来のパッケージング技術が何を求められてそれぞれの形態・方式となったのか、またそのための要素技術は何なのかについて解説します。
＜プログラム＞
1．AI、IoT、5G時代の到来
○AI、IoT、5Gって何？
○AI、IoT、5Gに求められるデバイスは？
2．最終製品の進化とパッケージの変化
○電子デバイスの分類
○i-phoneを分解してみよう
○電子部品の分類
○能動部品と受動部品
○実装方法の変遷
○半導体の基礎、種類と特徴
・トランジスタ基礎の基礎
・ロジックデバイスの分類
・メモリデバイスの分類
○ムーアの法則
3．半導体パッケージの役割とは
○前工程と後工程
○個片化までの要素技術
・テスト
・裏面研削
・ダイシング
○半導体パッケージへの要求事項
4．半導体パッケージの変遷
○STRJパッケージロードマップと3つのキーワード
○各パッケージ方式と要素技術の説明
○DIP,QFP
○ダイボンディング
○ワイヤボンディング
○モールディング
○TAB
○バンプ
○BGA
○パッケージ基板
○フリップチップ
・QFN
-コンプレッションモールディング
-シンギュレーション
・WLP
-製造工程と使用材料
○電子部品のパッケージ
○MEMS
○SAWデバイス
○イメージセンサー
○最新のパッケージ技術
○様々なSiP
・PoP、CoC、TSV
○基板接合技術の展開
・イメージセンサー、3DNAND
・W2W、C2Wハイブリッドボンディング
○CoWoSとは？
○チップレットとは？
・インターポーザー、マイクロバンプ
○FOWLPとは？
・FOWLPの歴史
・製造工程と使用材料・装置
・パネルレベルへの取り組み
○部品内蔵基板とは？
まとめ
□ 質疑応答 □
